永久免费视频v片www,亚洲国产一级a黄片,久久久久网人人,国产午夜福利毛片洗澡视频,国产三级自拍视频在线观看视频,北美欧美自拍视频在线观看,www.五月.com

職位描述：

崗位職責(zé)：
1.根據(jù)設(shè)計(jì)規(guī)范完成驗(yàn)證方案的制定；
2.負(fù)責(zé)UVM驗(yàn)證或FPGA驗(yàn)證工作，負(fù)責(zé)模塊級(jí)或者系統(tǒng)級(jí)的仿真環(huán)境搭建；
3.負(fù)責(zé)芯片級(jí)/模塊級(jí)驗(yàn)證工作,根據(jù)design spec, 完成模塊或者系統(tǒng)驗(yàn)證所需要的test pattern, 與相關(guān)子系統(tǒng)設(shè)計(jì)工程師進(jìn)行review；
4.指導(dǎo)完成測(cè)試平臺(tái)，測(cè)試向量以及仿真模型的設(shè)計(jì)；
5.負(fù)責(zé)各種仿真指標(biāo)的分析；
6.負(fù)責(zé)完成相應(yīng)的文檔工作。
崗位要求：
1.大學(xué)本科以上學(xué)歷；
2.集成電路、微電子、電子工程等相關(guān)專業(yè)；
3.掌握Verilog代碼編寫、形式驗(yàn)證等，掌握UVM等驗(yàn)證方法學(xué)。
4.具備verilog設(shè)計(jì)仿真及調(diào)試，具備perl,shell等腳本能力，可以獨(dú)立搭建模塊級(jí)或系統(tǒng)級(jí)驗(yàn)證環(huán)境。
5.較強(qiáng)的專業(yè)技能的學(xué)習(xí)應(yīng)用能力、較強(qiáng)的執(zhí)行力。
6.良好的團(tuán)隊(duì)指導(dǎo)、工作態(tài)度、溝通能力和團(tuán)隊(duì)協(xié)作能力。

職位描述：

崗位職責(zé)：
1.根據(jù)設(shè)計(jì)規(guī)范完成驗(yàn)證方案的制定；
2.負(fù)責(zé)SoC／MCU/模塊UVM驗(yàn)證或FPGA驗(yàn)證工作，負(fù)責(zé)模塊級(jí)或者SoC／MCU的仿真環(huán)境搭建；
3.負(fù)責(zé)芯片級(jí)/模塊級(jí)驗(yàn)證工作,根據(jù)design spec, 完成模塊或者系統(tǒng)驗(yàn)證所需要的test pattern, 與相關(guān)(子)系統(tǒng)設(shè)計(jì)工程師進(jìn)行review；
4.指導(dǎo)完成測(cè)試平臺(tái)，測(cè)試向量以及仿真模型的設(shè)計(jì)；
5.負(fù)責(zé)各種仿真指標(biāo)的分析；
6.負(fù)責(zé)完成相應(yīng)的文檔工作。
崗位要求：
1.大學(xué)本科以上學(xué)歷；
2.集成電路、微電子、電子工程等相關(guān)專業(yè)，應(yīng)屆畢業(yè)生或3-5年以上數(shù)字IP／SoC驗(yàn)證經(jīng)驗(yàn)；
3.掌握Verilog、SystemVerilog代碼編寫、形式驗(yàn)證等，掌握UVM等驗(yàn)證方法學(xué)或熟悉SoC驗(yàn)證流程。
4.具備verilog、SystemVerilog設(shè)計(jì)仿真及調(diào)試，具備perl,shell等腳本能力，可以獨(dú)立搭建模塊級(jí)或系統(tǒng)級(jí)驗(yàn)證環(huán)境。
5.具有一定的驗(yàn)證經(jīng)驗(yàn)，如UART、SPI、I2C、CAN．USB、Ethernet等；
5.較強(qiáng)的專業(yè)技能的學(xué)習(xí)應(yīng)用能力、較強(qiáng)執(zhí)行力、分析及解決問題的能力。
6.具備良好的團(tuán)隊(duì)指導(dǎo)、溝通和協(xié)作能力，有大規(guī)模SoC芯片驗(yàn)證經(jīng)驗(yàn)者優(yōu)先。

職位描述：

崗位職責(zé)：

1.根據(jù)設(shè)計(jì)規(guī)范完成驗(yàn)證方案的制定；
2.負(fù)責(zé)UVM驗(yàn)證或FPGA驗(yàn)證工作，負(fù)責(zé)模塊級(jí)或者系統(tǒng)級(jí)的仿真環(huán)境搭建；
3.負(fù)責(zé)芯片級(jí)/模塊級(jí)驗(yàn)證工作,根據(jù)design spec, 完成模塊或者系統(tǒng)驗(yàn)證所需要的test pattern, 與相關(guān)子系統(tǒng)設(shè)計(jì)工程師進(jìn)行review；
4.指導(dǎo)完成測(cè)試平臺(tái)，測(cè)試向量以及仿真模型的設(shè)計(jì)；
5.負(fù)責(zé)各種仿真指標(biāo)的分析；
6.負(fù)責(zé)完成相應(yīng)的文檔工作。

崗位要求：

1.大學(xué)本科以上學(xué)歷；
2.集成電路、微電子、電子工程等相關(guān)專業(yè)；
3.掌握Verilog代碼編寫、形式驗(yàn)證等，掌握UVM等驗(yàn)證方法學(xué)。
4.具備verilog設(shè)計(jì)仿真及調(diào)試，具備perl,shell等腳本能力，可以獨(dú)立搭建模塊級(jí)或系統(tǒng)級(jí)驗(yàn)證環(huán)境。
5.較強(qiáng)的專業(yè)技能的學(xué)習(xí)應(yīng)用能力、較強(qiáng)的執(zhí)行力。
6.良好的團(tuán)隊(duì)指導(dǎo)、工作態(tài)度、溝通能力和團(tuán)隊(duì)協(xié)作能力。

職位福利：五險(xiǎn)一金、包吃、定期體檢、帶薪年假、采暖補(bǔ)貼、交通補(bǔ)助、績(jī)效獎(jiǎng)金、補(bǔ)充醫(yī)療保險(xiǎn)